三星电子确认，下一代HBM5内存的基础芯片将采用2纳米GAA工艺，并提高硅通孔集成度。公司预计HBM5运行速度将较HBM4E提升50%以上，以满足AI和高性能计算需求。

三星HBM5将采用2纳米工艺

三星电子在Computex首次公开HBM5存储芯片，将采用自研2nm工艺，预计2028年前后量产。三星同时披露HBM5将引入铜基HPB（Heat Path Block）封装内散热结构——其导热效率较传统基板/DAF/EMC等聚合物基材料高出约500至1000倍，意在攻克下一代AI芯片的热管理瓶颈，加剧与SK海力士在英伟达下一代HBM订单上的争夺。

三星HBM5亮相Computex 2028年量产

三星电子正加速推进下一代高带宽内存HBM4E的研发，计划最早于2026年5月生产出首批样品，并在内部验证后交付英伟达。三星目标是在5月中旬前让代工部门完成HBM4E核心逻辑芯片样品的生产，以争夺AI芯片高端内存市场份额。HBM4E是当前HBM4的增强版，专为下一代AI加速器设计，在带宽和能效方面进一步提升。

三星加速HBM4E研发 拟5月向英伟达交付样品

三星电子半导体研究所所长在6月30日的内部经营说明会上透露，第七代AI内存HBM4E的可靠性测试良率已提升至70%以上，标志着其开发正式进入稳定阶段（业界通常将80%视为工艺成熟门槛）。与此同时，三星下一代10纳米级第七代DRAM工艺（D1d）在技术竞争力上已取得对竞争对手的领先优势，并计划于今年11月完成生产准备认证（PRA）。三星正加速缩小与SK海力士在AI内存领域的差距。

三星HBM4E良率破70% 第七代AI内存进入稳定期

三星电子宣布已向主要全球客户出货业界首款12层HBM4E样品，巩固其在下一代HBM市场的领先地位。HBM4E单颗容量提升至48GB（较上一代增加超30%），引脚速率稳定在14Gbps、最高可扩展至16Gbps（较HBM4提升超20%），每堆栈带宽最高达3.6TB/s，专为大语言模型与AI数据中心负载设计。该产品采用三星第6代10nm级DRAM（1c）工艺与4nm逻辑基础芯片，能效较上一代提升16%、热阻特性改善逾14%。三星计划在样品验证后按客户排期推进量产，同时规划推出32GB（8层）与64GB（16层）版本。

三星启动业界首款12层HBM4E样品出货

三星电子在FMS大会展示V10 Bonding V-NAND原型，采用超过400层结构和晶圆键合架构，存储密度较V9 NAND提高约58%。公司还公布zHBM概念，通过把内存垂直堆叠在AI加速器上缩短数据传输距离；三星称相关技术有望达到传统HBM5逾10倍的存储密度、3倍能效，并将热阻降低一半以上。

三星展示新一代AI内存

SK海力士正在积极评估是否在第七代高带宽存储HBM4E的逻辑芯片上采用台积电3nm制程，以缩小与三星电子在性能上的差距。目前SK海力士的HBM产品采用台积电5nm工艺，若升级至3nm将显著提升芯片性能和能效。不过业内分析师警告，量产时程与成本问题可能对这一计划带来较大风险。HBM是AI训练芯片的关键组件，英伟达等客户对其性能要求持续提升。

地里快讯

三星HBM5将采用2纳米工艺

相关新闻